Mostrar el registro sencillo del ítem
Simulador de alto nível para network-on-chip: método para a exploração de estratégias de mapeamento e roteamento
dc.contributor.author | Paris, Paulo Cesar Donizeti | |
dc.date.accessioned | 2024-07-17T12:16:07Z | |
dc.date.available | 2024-07-17T12:16:07Z | |
dc.date.issued | 2024-05-14 | |
dc.identifier.citation | PARIS, Paulo Cesar Donizeti. Simulador de alto nível para network-on-chip: método para a exploração de estratégias de mapeamento e roteamento. 2024. Tese (Doutorado em Ciência da Computação) – Universidade Federal de São Carlos, São Carlos, 2024. Disponível em: https://repositorio.ufscar.br/handle/ufscar/20038. | * |
dc.identifier.uri | https://repositorio.ufscar.br/handle/ufscar/20038 | |
dc.description.abstract | Many-core architectures can contain dozens or even hundreds of processing cores on a single chip, being used in high-performance applications due to their parallel execution capability. Although they offer great potential for task-level parallelism, they face challenges, particularly in the efficient division and communication among tasks. Communication among cores is essential, especially with the use of Network-on-Chip (NoC), which aims to solve scalability and energy efficiency issues. This paves the way for optimizing these approaches, both in terms of hardware support and mapping and routing strategies. Several specific simulators for NoCs have been developed to evaluate and optimize this potential. However, the majority are complex, operating at lower levels of the architecture, such as in the functional and performance characteristics of routers, and do not encompass mapping strategies. While they are excellent specialized tools, they offer little flexibility, being suited to specific scenarios or fixed configurations. This can create a demand for simpler comparative studies, with a lower learning curve and greater flexibility. To complement these efforts and fill possible gaps, this thesis proposes a method for exploring high-level mapping and routing strategies, called the NoC Simulator. This approach enables initial studies and comparisons of many-core designs, including customizable optimization algorithms for mapping parallel tasks of arbitrary complexity, as well as routing algorithms. With its simplified and modular approach, the proposed simulator allows users to distinguish each process of the simulation, from parameter configuration to performance metric evaluation, focusing on energy consumption. Experimental results confirmed its reliability in estimating simplified energy consumption, demonstrating its utility for design space exploration analyses and comparisons among different mapping and routing strategies. Thus, it constitutes an interesting approach for teaching and research activities in the field. | eng |
dc.description.sponsorship | Coordenação de Aperfeiçoamento de Pessoal de Nível Superior (CAPES) | por |
dc.language.iso | por | por |
dc.publisher | Universidade Federal de São Carlos | por |
dc.rights | Attribution-NonCommercial-NoDerivs 3.0 Brazil | * |
dc.rights.uri | http://creativecommons.org/licenses/by-nc-nd/3.0/br/ | * |
dc.subject | Many-core | eng |
dc.subject | Network-on-chip | eng |
dc.subject | Mapeamento de aplicações | por |
dc.subject | Algoritmos de mapeamento | por |
dc.subject | Algoritmos de roteamento | por |
dc.subject | Simuladores para NoC | por |
dc.subject | Métrica de consumo energético | por |
dc.subject | Application mapping | eng |
dc.subject | Mapping algorithms | eng |
dc.subject | Routing algorithms | eng |
dc.subject | NoC simulators | eng |
dc.subject | Energy consumption metrics | eng |
dc.title | Simulador de alto nível para network-on-chip: método para a exploração de estratégias de mapeamento e roteamento | por |
dc.title.alternative | High-level simulator for network-on-chip: method for exploring mapping and routing strategies | eng |
dc.type | Tese | por |
dc.contributor.advisor1 | Pedrino, Emerson Carlos | |
dc.contributor.advisor1Lattes | http://lattes.cnpq.br/6481363465527189 | por |
dc.description.resumo | Arquiteturas many-core podem conter dezenas ou centenas de núcleos de processamento em um único chip, sendo usadas em aplicações de alto desempenho devido à sua capacidade de execução paralela. Embora ofereçam grande potencial para explorar paralelismo em nível de tarefas, enfrentam desafios, particularmente na divisão e comunicação eficiente entre elas. A comunicação entre núcleos é essencial, especialmente com a utilização da Network-on-Chip (NoC), que busca resolver problemas de escalabilidade e eficiência energética. Isso abre caminho para a otimização dessas abordagens, tanto em termos de suporte de hardware quanto de estratégias de mapeamento e roteamento. Diversos simuladores específicos para NoCs foram desenvolvidos para avaliar e otimizar esse potencial. No entanto, em sua maioria, são complexos, trabalhando em níveis baixos da arquitetura, como nas características funcionais e de desempenho dos roteadores, e não abrangem estratégias de mapeamento. Embora sejam excelentes ferramentas especializadas, oferecem pouca flexibilidade, ajustando-se a cenários específicos ou configurações fixas. Isso pode gerar uma demanda por estudos comparativos mais simples, com uma curva de aprendizado mais baixa e maior flexibilidade. Para complementar esses esforços e preencher possíveis lacunas, esta tese propõe um método para explorar estratégias de mapeamento e roteamento em alto nível, denominado Simulador NoC. Tal abordagem possibilita estudos iniciais e comparações de projetos de many-core, incluindo algoritmos de otimização customizáveis para mapeamento de tarefas paralelas de complexidade arbitrária, assim como algoritmos de roteamento. Com sua abordagem simplificada e modular, o simulador proposto permite aos usuários distinguir cada processo da simulação, desde a configuração de parâmetros até a avaliação de métricas de desempenho, com foco no consumo de energia. Resultados experimentais confirmaram sua confiabilidade na estimativa do consumo de energia simplificado, demonstrando sua utilidade para análises de exploração de espaço de projeto e comparações entre diferentes estratégias de mapeamento e roteamento. Constitui-se, assim, em uma abordagem interessante para atividades de ensino e pesquisa na área | por |
dc.publisher.initials | UFSCar | por |
dc.publisher.program | Programa de Pós-Graduação em Ciência da Computação - PPGCC | por |
dc.subject.cnpq | CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO::METODOLOGIA E TECNICAS DA COMPUTACAO | por |
dc.description.sponsorshipId | CAPES: Código de financiamento 001 | por |
dc.publisher.address | Câmpus São Carlos | por |
dc.contributor.authorlattes | http://lattes.cnpq.br/5649687017474031 | por |
dc.contributor.authororcid | https://orcid.org/0000-0001-8915-8215 | por |
dc.contributor.advisor-co1orcid | https://orcid.org/0000-0003-3734-3202 | por |