Browsing Teses e dissertações by Subject "Validação, verificação e teste"

Now showing items 1-3 of 3

    • RTSS: uma família de técnicas de leitura para suporte à inspeção de modelos SysML e Simulink 

      Antonio, Erik Aceiro (Universidade Federal de São Carlos, UFSCar, Programa de Pós-Graduação em Ciência da Computação - PPGCC, , 30/05/2014)
      Context: Usually, developers of Embedded Systems (ESs) start the development from models next to the code generation phase, for example, SysML diagrams and Simulink models. Despite the whole use of these models by the ...

    • Investigação de operadores essenciais de mutação para programas orientados a aspectos 

      Lacerda, Jésus Thiago Sousa (Universidade Federal de São Carlos, UFSCar, Programa de Pós-Graduação em Ciência da Computação - PPGCC, , 20/10/2014)
      Context: The literature on software testing reports on the application of the Mutation Analysis criterion or mutation testing as a promising approach for revealing faults in aspect-oriented (AO) programs. However, it ...

    • Geração de cenários de teste com base em casos de uso 

      Octaviano, Fábio Roberto (Universidade Federal de São Carlos, UFSCar, Programa de Pós-Graduação em Ciência da Computação - PPGCC, , 25/02/2011)
      Around 37% of unsuccessfully software projects have their cause related to issues on how to software requirements are collected and manipulated. Requirement Management activities help on getting this scenario better, however ...